数字逻辑与VHDL设计【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

数字逻辑与VHDL设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　设计概念1

1.1　数字硬件1

1.1.1　标准芯片2

1.1.2　可编程逻辑器件3

1.1.3　全定制设计芯片3

1.2　设计过程4

1.3　数字硬件的设计5

1.3.1　基本设计周期5

1.3.2　数字硬件单元的设计6

1.4　本书的逻辑电路设计8

1.5　理论与实际9

参考文献10

第2章　逻辑电路导论11

2.1　变量与函数11

2.2　反相13

2.3　真值表14

2.4　逻辑门与网络14

2.4.1　逻辑网络的分析15

2.5　布尔代数17

2.5.1 文氏图20

2.5.2　记号与术语22

2.5.3　运算的优先级22

2.6　用与门、或门和非门进行综合23

2.6.1　积之和形式与和之积形式25

2.7　设计实例28

2.7.1　三路灯控制28

2.7.2　多路器电路30

2.8　CAD工具简介31

2.8.1　设计输入31

2.8.2　综合33

2.8.3　功能模拟34

2.8.4　小结34

2.9　VHDL简介35

2.9.1　用VHDL表示数字电路36

2.9.2　如何写简单VHDL代码36

2.9.3　如何写VHDL代码38

习题39

2.10　结论39

参考文献42

第3章　实现技术43

3.1　晶体管开关43

3.2　NMOS逻辑门45

3.3　CMOS逻辑门48

3.3.1　逻辑门电路的速度52

3.4　负逻辑系统52

3.5.1　7400系列标准芯片54

3.5　标准芯片54

3.6　可编程逻辑器件56

3.6.1 可编程逻辑阵列PLA56

3.6.2　可编程阵列逻辑PAL58

3.6.3 对PLA和PAL编程60

3.6.4　复合可编程逻辑器件CPLD61

3.6.5　现场可编程门阵列63

3.6.6 使用CAD工具在CPLD和FPGA中实现电路67

3.7　客户定制芯片、标准单元和门阵列67

3.8　实际特性69

3.8.1　金属氧化物场效应晶体管的制造和特性70

3.8.2　MOSFET的导通电阻72

3.8.3　逻辑门的电平73

3.8.4　噪声容限74

3.8.5　逻辑门的动态运行75

3.8.6　逻辑门的功耗77

3.8.7　通过晶体管开关传送1和079

3.8.8　逻辑门的扇入和扇出80

3.9　传输门84

3.9.2　多路器电路85

3.9.1　异或门85

3.10 可编程器件（SPLD,CPLD和FPGA）的实现细节86

3.10.1　FPGA的实现91

3.11　结束语92

习题93

参考文献100

第4章　逻辑函数的优化实现101

4.1　卡诺图101

4.2　最小化的策略107

4.2.1　名词术语108

4.2.2　最小化过程109

4.3　和之积形式的最小化111

4.4　不完全规定函数113

4.5　多输出电路114

4.6　与非门和或非门组成的逻辑网络116

4.7　多级综合118

4.7.1　提取公因子118

4.7.2　功能分解121

4.7.3　多级与非和或非电路125

4.8　多级电路分析127

4.9　立方体表示法131

4.9.1　立方体和超立方体131

4.10　使用立方体表示法对函数最小化134

4.10.1　产生质蕴涵项134

4.10.2　确定必要质蕴涵项136

4.10.3　求最小覆盖的完整过程138

4.11　一些实际问题140

4.12　CAD工具140

4.12.1　逻辑综合和优化141

4.12.2　物理设计142

4.12.3　时序模拟143

4.12.4　设计流程小结144

4.12.5 由VHDL代码综合而得的电路实例145

4.13　小结150

习题150

参考文献154

第5章　数的表示方法和算术运算电路155

5.1　数的位置表示法155

5.1.1　无符号整数155

5.1.3　八进制和十六进制数的表示方法156

5.1.2　十进制系统和二进制系统之间的转换156

5.2　无符号数的加法运算158

5.2.1　全加器的分解161

5.2.2　行波进位加法器161

5.2.3　设计实例162

5.3　有符号数163

5.3.1　负数164

5.3.2　加法和减法165

5.3.3　加法器、减法器168

5.3.4　基数补码方案170

5.3.5　算术运算的一般观察173

5.3.6　电路的性能174

5.4　快速加法器174

5.4.1　先行进位加法器175

5.5　使用CAD工具设计算术运算电路180

5.5.1　使用原理图编辑器设计算术运算电路180

5.5.2　使用VHDL设计算术运算电路182

5.5.3　VHDL代码中表示数字方法185

5.5.4　算术赋值语句186

5.6　乘法189

5.6.1　无符号数的阵列乘法器190

5.6.2　有符号数的乘法192

5.7　数的其他表示方法193

5.7.1　定点数193

5.7.2　浮点数193

5.7.3　二－十进制表示法194

5.8　ASCII字符代码198

习题200

参考文献203

6.1　多路器204

第6章　组合电路积木块204

6.1.1 以多路器为元件的逻辑综合206

6.1.2　使用香农展开的多路器综合209

6.2　译码器213

6.2.1　多路分解器216

6.3　编码器217

6.3.1　二进制编码器217

6.3.2　优先级编码器218

6.5　算术比较电路219

6.4　代码转换器219

6.6　用VHDL设计组合逻辑电路221

6.6.1　赋值语句221

6.6.2　选择信号赋值语句221

6.6.3　条件信号赋值语句224

6.6.4　FOR生成语句226

6.6.5　并行和顺序赋值语句228

6.6.6　进程语句228

6.6.7　CASE语句232

6.7　结束语235

习题236

参考文献239

第7章　触发器、寄存器、计数器和一个简单的处理器240

7.1　基本的锁存器241

7.2　SR选通锁存器242

7.2.1　用与非门组成选通RS锁存器244

7.3　选通D锁存器244

7.3.1　传输延迟的影响246

7.4.2　边沿触发的D触发器247

7.4　主－从触发器和边沿触发D触发器247

7.4.1　主－从D触发器247

7.4.3　带有清0和预置信号的D触发器250

7.5　T触发器252

7.5.1　可配置的触发器253

7.6　JK触发器253

7.7　术语小结254

7.8　寄存器254

7.8.1　移位寄存器254

7.8.2　并行存取的移位寄存器255

7.9　计数器256

7.9.1　异步计数器257

7.9.2　同步计数器258

7.9.3　具有并行加载功能的计数器262

7.10　同步清0263

7.11　其他类型的计数器264

7.11.1　二－十进制计数器265

7.11.2　环形计数器265

7.12　用CAD工具设计含存储元件的电路267

7.12.1　用图形编辑器设计含存储元件的电路267

7.11.4　关于计数器设计的评述267

7.11.3　Johnson计数器267

7.12.2　在VHDL代码中使用锁存器和触发器270

7.12.3　用VHDL的顺序语句描述存储元件270

7.13　用CAD工具设计包含寄存器和计数器的电路273

7.13.1　用图形编辑器设计包含寄存器和计数器的电路273

7.13.2　用VHDL描述含寄存器和计数器的电路276

7.13.3　使用VHDL的顺序语句描述寄存器和计数器276

7.14.1　总线结构283

7.14　设计实例283

7.14.2　简单的处理器293

7.14.3　反应计时器302

7.15　小结306

习题306

参考文献310

第8章　同步时序电路311

8.1　基本设计步骤312

8.1.1 状态图312

8.1.3　状态分配313

8.1.2　状态表313

8.1.4　选择触发器得到次态和输出表达式315

8.1.5　时序图316

8.1.6　设计步骤小结317

8.2 状态分配问题320

8.2.1　一热态位编码322

8.3　Mealy状态模型323

8.4　用CAD工具设计有限状态机327

8.4.1　用VHDL描述Moore型有限状态机327

8.4.2　VHDL代码的综合329

8.4.3　电路的模拟与测试331

8.4.4　另一种风格的VHDL代码332

8.4.5　使用CAD工具的设计步骤小结334

8.4.6　用VHDL代码指定状态分配334

8.4.7　用VHDL描述Mealy型有限状态机336

8.5　串行加法器实例338

8.5.1 串行加法器的Mealy型有限状态机338

8.5.2 串行加法器的Moore型有限状态机339

8.5.3　串行加法器的VHDL代码341

8.6　状态最小化345

8.6.1　划分最小化过程345

8.6.2　不完全规定有限状态机350

8.7　用时序电路的方法设计计数器351

8.7.1　模8计数器的状态图和状态表352

8.7.2　状态分配352

8.7.3　用D触发器实现353

8.7.4　用JK触发器实现355

8.7.5　实例——另一种计数器357

8.8　仲裁器电路的有限状态机359

8.8.1　仲裁器电路的实现360

8.8.2　减小状态机的输出延迟364

8.8.3　小结364

8.9　同步时序电路的分析364

8.10　算法状态机（ASM）流程图367

8.11　时序电路的形式模型370

8.12　结束语371

习题371

参考文献374

第9章　异步时序电路376

9.1　异步行为376

9.2　异步电路分析379

9.3　异步电路综合385

9.4　状态化简395

9.5 状态分配406

9.5.1　迁移图408

9.5.2　利用未指定的次态项411

9.5.3　利用附加状态变量的状态分配414

9.5.4　一热态位状态分配418

9.6.1　静态冒险419

9.6　冒险419

9.6.2　动态冒险423

9.6.3　冒险的影响424

9.7　一个完整的设计实例424

9.7.1 自动售货机控制器425

9.8　本章小结429

习题429

参考文献432

10.1.1　带使能输入的触发器和寄存器433

第10章　数字系统设计433

10.1　积木块电路433

10.1.2　带有使能输入的移位寄存器434

10.1.3　静态随机访问存储器（SRAM）436

10.1.4　PLD中的SRAM模块438

10.2　设计实例438

10.2.1　位计数器电路439

10.2.2　含有时间信息的算法状态图440

10.2.3　移位加乘法器443

10.2.4　除法器447

10.2.5　算术平均数454

10.2.6　排序操作458

10.3　时钟同步466

10.3.1 时钟偏移466

10.3.2　触发器的时间参数468

10.3.3　触发器的异步输入469

10.3.4　消除开关抖动470

10.4 结论470

习题471

参考文献474

第11章　逻辑电路的测试475

11.1　故障模型475

11.1.1　固定故障475

11.1.2　单故障与多故障475

11.1.3 CMOS电路476

11.2　测试集的复杂性476

11.3　路径敏化477

11.3.1　指定故障的检测478

11.4　树型结构的电路480

11.5　随机测试481

11.6　时序电路的测试483

11.6.1　可测性设计483

11.7　内建自测试486

11.7.1 内建逻辑块观察器489

11.7.2　名标分析491

11.7.3　边界扫描491

11.8　印制电路板492

11.8.1　PCB的测试493

11.8.2　测试设备494

11.9　本章小结495

习题495

参考文献497

附录A　VHDL简介498

附录B　使用指南1541

附录C　使用指南2566

附录D　使用指南3581

附录E　商业器件602

附录F　英汉词汇对照表613